RISC-V 第14回Webセミナー

　RISC-Vワーキンググループ(技術本部 ハードウェア委員会)が会員向けに主催するWebinarです。

　  RISC-V WGでは昨年度、FPGA初心者でもRISC-Vコアの実装ができる方法につき開発し、公開しました。今回のセミナーでは同様に、自社の技術ブログで、初心者でもRISC-VコアのFPGA実装ができるよう取り組まれている、DTSインサイト様からご講演頂きます。それぞれの取り組みを知ることで理解を深めてまいりましょう。
たくさんの方々の参加をお待ちしています。

RISC-V WG主査 小檜山智久 ((株)日立産機システム)

「 組込みソフトウェアエンジニア向け、超簡単RISC-VのFPGAでの試し方 」

講演概要

JASA RISC-V WGでも取り組んでいるRISC-VのFPGA実装について、FPGA未経験者でも簡単に試すことができる方法を動作デモを交えてご説明します。
また、RISC-Vに対応したDTSインサイト製デバッガadviceXrossやRISC-V コア評価キットのご紹介および、RISC-Vに対応したソフトウェアマイグレーションサービスのご紹介をする予定です。

講　師

開催概要

• 開催日時　11月29日(水)15:00～16:00
• 開催形態　Webセミナー
  　　　　　* Cisco WebEx による配信。参加お申込者には後日参加URLをご案内いたします。
• 参加申込　参加費：無料　
• 申込は下記フォームからお願いします。
  ※入力された情報は、後日の受講者様への連絡を目的としてDTSインサイト様に共有いたしますので、予めご了承の上、お申し込みください。
  フォーム：https://forms.gle/hACs24Kq1B76mgZu9
• お問合せ　JASA事務局 (樋口)　 E-mail resistration@jasa.or.jp