出展社一覧・検索

出展の見どころ

MRLDは、メモリーベースのリコンフィギュラブルLSIです。MRLDはメモリー（SRAM）のコアを多数並べてアドレス線とデータ線を互いに接続した構造でありFPGAのようなスイッチ素子や複雑な配線が不要なことから、高速・低消費電力化が可能です。旧式のプロセスでも高い性能を出せるほか、ファブが提供している一般的なSRAMのIPを使用でき低コスト化が可能な上、メモリーはSRAMに限らず、不揮発性メモリーなども利用可能です。旧式のプロセスが使えることから、アナログ回路との混載も容易です。IoT機器のエッジコンピューティングのほか、データセンター側のAI処理にも適しており、モーター制御やセンサーの信号処理などの用途に向けて開発を進めており、今後はMRLDの回路構成がニューラルネットとも相性が良いことから、人工知能（AI）への用途も視野に入れております。今回110nm世代プロセスで製造したMRLD2とMRLD-Fを展示致します。MRLD2は、再構成可能論理ブロックのMRLDに加え、CPUコアとアナログ回路を混載したチップ、MRLD-Fは、MRLDコアのチップです。