RISC-V 第19回Webセミナー

RISC-Vワーキンググループ(技術本部 ハードウェア委員会)が主催するWebinarです。

プロセッサの消費電力を減らし、さらに高速化を図るためにはいろいろな工夫が必要です。今回のRISC-V WG主催Webセミナーでは、非同期化の手法により課題の解決を図っておられる株式会社ウーノラボ様からご講演いただきます。
え？どうやって？と興味を持たれたあなた！ぜひご参加ください。

たくさんの方々の参加をお待ちしています

RISC-V WG主査 小檜山智久 ((株)日立産機システム)

「1ステージ化RISC-V（RV32IM）による電力効率の追求及びその応用について」

講演概要

１命令サイクルを1ステージ化し1クロックで処理する1ステージ化RISC-V（RV32IM）を
Efinix社 Sapphire SoCに実装した高効率動作のご紹介です。
※1ステージ化CPU名称 ： Trinita®(トリニタ)
条件分岐や割り込みによる処理の無駄がないシンプルな動作が特長のTrinita®(トリニタ)の
今後の展開についてもお話しさせて頂きます。
・FPGA　：　Efinix社 Titanium Ti375への実装について
・ASIC　：　非同期化について

講　師

開催概要

• 開催日時　7月25日(木)15:00～16:00
• 開催形態　Webセミナー
  　　　　　* Microsoft Teamsによる配信。参加お申込者には後日参加URLをご案内いたします。
• 参加申込　参加費：無料　
• 申込は下記フォームからお願いします。
  フォーム：https://forms.gle/P5L7vSY5qxFrY7fh7
• お問合せ　JASA事務局 (樋口)　 E-mail resistration@jasa.or.jp