黒田 成一ザイリンクス株式会社 ツールメソドロジ―アプリケーション部 シニアエンジニア

プロフィール 2014年 ザイリンクス入社．それまで10年以上EDA業界でFAEとしてASICやFPGA向けに高位合成から実装までツール・フローのサポートと販促に従事。特に高位合成ではMATLAB/SimulinkやC/C++抽象モデルからの実装品質と設計生産性への取り組みを通して、高位設計手法の普及に尽力している。
『デザインウェーブマガジン』、『FPGAマガジン』記事執筆など。
九州大学 大学院総合理工学研究科修士課程卒業、工学修士