FPGA設計における機能検証とカバレッジ
FPGA設計における不具合の原因は、設計の機能的な誤り、仕様変更、仕様書の誤りが3大理由であり、いずれも増加傾向にある。フィールドでプログラム可能であるが故のトレンドとも言える。一番の問題は、設計変更による機能検証の労力を、設計変更の労力と同じと見誤ることではないだろうか。仕様変更が発生した際に必要となる労力を推し量ろうとするなら、必ず必要となるのがカバレッジだ。このセッションではカバレッジ・クックブックを元に、FPGA設計不具合の理由を根絶する手法について紐解く。
三橋 明城男メンター・グラフィックス・ジャパン株式会社 マーケティング部 ディレクター
プロフィール 1989年 メンター・グラフィックス・ジャパン株式会社入社。カスタマ・サポート、 シリコンベンダ・サポート・マネージャー、AEマネージャー、機能検証やESL - Electronic System Level を始めとするソリューションのフィールド・マーケティング・マネージャーを経て、現在はマーケティング部ディレクターを務める。
- K基調講演
- S特別講演
- I招待講演
- Pパネルセッション
- TSETテクニカルセッション
- TSIIoTテクニカルセッション
- ASアナログスキルアップトラック
- DVT設計・検証ツールトラック
- EDA-LPBEDA-LPBトラック
- HDハードウェアトラック
- PDプログラマブル・デバイストラック
- IoTIoTトラック
- RTロボットセッション
- Cスペシャルセッション
- SSスポンサーセッション
- JGJASA技術本部セミナー
- JFJASAグローバルフォーラム2015
- GG学生と教育関係者向け組込み業界研究セミナー
- IPAIPAセミナー
- MM組込みマルチコアサミット2015
- ROETロボコン モデリングワークショップ
- プライベートカンファレンス
- ABアライアンスビジネス交流会