カンファレンスプログラム

STAMP/STPAを実施するにあたり、具体的なモデルや環境条件を想定し、検討を行うことは非常に有用である。しかし、これを頭の中のみで行うのはどうしても既存の概念の範囲に思考が縛られてしまい、重要な視点が抜け落ちる可能性がある。モデルや環境条件を見える化し、論理シミュレーションを併用して検討することにより、想定外を防止し、新たな気付きを促すことが期待出来る。VDM++をベースとし、GUIツールを付加したSTAMP/STPAシミュレータの試作を行ってみたので、その概要を紹介する。

情報セキュリティWGでの活動を通じて、組込み製品に求められる様々なセキュリティに対する課題に対する解決のため、一般的な脅威分析、脆弱性対策までの考え方を説明し、特に組込み機器開発における特有となる開発・設計の視点、留意事項に関して説明をする。