Intel® FPGA SDK for OpenCL™によるFPGA開発手法 Deep Learning Accelerator IPの開発を例に

一般的なハードウェアIPがHDLで設計される中、Intelが提供するDeep Learning Accelerator(DLA) IPは、Intel® FPGA SDK for OpenCL™という高位合成を伴う環境で設計されている。当該IPの高い性能達成に大きく貢献したOpenCL™開発環境について、設計における考え方や内部構成・具体的な最適化手法等を解説するとともに、FPGAに関連したIntelの機械学習への取り組み及びDLA IPについて概要を紹介する。

萩原 尚日本アルテラ株式会社 応用技術部 エンベデッド&DSP テクノロジ・スペシャリストFAE

プロフィール 松下電器産業(現 パナソニック)株式会社にて医療用画像診断装置の信号・画像処理アルゴリズムの研究/商品開発に従事。FPGA, ASIC HW開発および DSP/MPU SW開発を経験。2006年より現職。信号処理IP, NiosII CPU, ARM 内臓FPGA, OpenCL/HLS の技術営業およびサポートを担当。